Diseño e implementación de un demodulador QPSK utilizando una técnica de tendencia central

Contenido principal del artículo

Pablo Aníbal Lupera Morillo
Nelson Solano

Resumen

En este trabajo se describe la forma de aplicar la mediana para la demodulación de una señal QPSK y de esa manera recuperar los bits de datos. Los resultados obtenidos muestran que la mediana es una técnica adecuada debido a su simplicidad. Para la modulación de las señales se usaron dos técnicas: síntesis digital directa (DDS) y almacenamiento de fases en memoria. Se compararon estas técnicas para probar posteriormente el funcionamiento del demodulador QPSK. Dicha comparación consistió en probar su eficiencia usando parámetros tales como: consumo de potencia y cantidad de elementos usados; se concluyó que la técnica de memorias es la óptima. Los moduladores y el demodulador con la técnica de tendencia central se diseñaron en lenguaje VHDL y se implementaron en una tarjeta FPGA Virtex-5 de Xilinx.

Detalles del artículo

Cómo citar
Diseño e implementación de un demodulador QPSK utilizando una técnica de tendencia central. (2019). MASKAY, 9(2), 51-57. https://doi.org/10.24133/maskay.v9i2.1170
Sección
ARTÍCULOS TÉCNICOS

Cómo citar

Diseño e implementación de un demodulador QPSK utilizando una técnica de tendencia central. (2019). MASKAY, 9(2), 51-57. https://doi.org/10.24133/maskay.v9i2.1170

Referencias

[1] D. Alex Báo Zambra, J. Renes Pinheiro, “Comparison of Phase-Shift and Step Wave Modulation Technique applied to Symmetrical Cascaded Multilevel Inverter,” IEEE Latin America Transactions, vol. 11, no. 5, pp. 1156-1162, Sep. 2013.

[2] K. Feher, “FQPSK: A modulation-power efficient RF amplification proposal for increased spectral efficiency and capacity GMSK and 7rl4-QPSK compatible PHYstandard,” Doc. IEEE 802.11-93/97, July 1993.

[3] T. Pochiraju y V. Fusco, “Ultra-low power high bandwidth QPSK modulator,” in IEEE MTT-S International Microwave Symposium Digest, Atlanta, GA, USA, Jun. 2008, pp. 9-12.

[4] M R Raghavendra,“Design and development of high bit rate QPSK demodulator”, in IEEE International Conference on Electronics, Computing and Communication Technologies, Bangalore, India, Jan. 2013, pp. 1-5.

[5] T. Lee, H. R. B. Kennedy, R. A. Bodnar and W. Redman-White, “An MF Energy Harvesting Receiver with Slow QPSK Control Data Demodulator for Wide Area Low Duty Cycle Applications,” in IEEE 44th European Solid State Circuits Conference (ESSCIRC), Dresden, Germany, Sep. 2018, pp. 86-89.

[6] H. Takahashi, T. Kosugi, A. Hirata, K. Murata and N. Kukutsu, “10-Gbit/s QPSK modulator and demodulator for a 120-GHz-band wireless link,” in IEEE MTT-S International Microwave Symposium, Anaheim, CA, USA, May 2010, pp. 632-635.

[7] D. Wagner, S. C. Kwatra and M. M. Jamali, “A single chip high data rate QPSK demodulator,” in IEEE International Symposium on Circuits and Systems, Chicago, IL, USA, May 1993, pp. 2031-2034.

[8] A. Rai and V. N. Kumar, “Wideband acquisition technique for QPSK demodulator,” in IEEE International Conference on Recent Trends in Electronics, Information & Communication Technology (RTEICT), Bangalore, India, May 2016, pp. 490-493.

[9] W. Couch, Modern and Analog Communication Systems, Pearson, octava edición, 2012.

[10] K.Anitha, Umesharaddy y B.K.Sujatha, “FPGA Implementation of High Throughput Digital QPSK Modulator using Verilog HDL,” International Journal of Advanced Computer Research,vol. 4, 217 222, Mar. 2014.

[11] J. Gorgas, N. Cardiel, J. Zamorano, Estadística Básica para Estudiantes de Ciencias, Universidad Complutense de Madrid, España, Edición de Febrero 2011.

[12] XILINX, ISE In-Depth Tutorial, Mar, 2011.
G. van Rossum, El tutorial de Python, Sep. 2009.

[13] N. Solano, Implementación de un modulador y un demodulador QPSK en banda base, Escuela Politécnica Nacional, Ecuador, Febrero 2016. URL: http://bibdigital.epn.edu.ec/bitstream/15000/15229/1/CD-7004.pdf.

Artículos similares

También puede Iniciar una búsqueda de similitud avanzada para este artículo.

Artículos más leídos del mismo autor/a