Evaluación en hardware de los algoritmos split-radix para la implementación de la IFFT
Barra lateral del artículo
Publicado:
May 24, 2018
Palabras clave:
IFFT, algoritmos Split-radix
Contenido principal del artículo
Resumen
El objetivo de este trabajo fue identificar experimentalmente en hardware, el algoritmo que presentó el mejor desempeño para el cálculo de la IFFT de un símbolo OFDM del estándar ISDBT-b. Para esto, se describen los algoritmos Split-radix simétrico y asimétrico y se desarrolla toda su implementación en hardware. Los resultados de las pruebas incorporan también otros algoritmos conocidos como radix-2 lite, radix-2, radix-4 y pipelined. La evaluación comparativa del rendimiento de los algoritmos se realizó considerando los siguientes parámetros: la Relación Señal a Ruido de Cuantificación (SQNR), tiempo de procesamiento y la cantidad de recursos utilizados de la tarjeta Virtex-5 XUPV5-LX110T. Del análisis se obtiene que el algoritmo que presenta el mejor desempeño depende del parámetro analizado.
Detalles del artículo
Cómo citar
Evaluación en hardware de los algoritmos split-radix para la implementación de la IFFT. (2018). MASKAY, 8(1), 20-26. https://doi.org/10.24133/maskay.v8i1.564
Número
Sección
ARTÍCULOS TÉCNICOS
Esta obra está bajo una licencia internacional Creative Commons Atribución 4.0.
Los autores que publican en esta revista están de acuerdo con los siguientes términos: Los autores conservan los derechos de autor y garantizan a la revista el derecho de ser la primera publicación del trabajo al igual que licenciado bajo una Creative Commons Attribution License que permite a otros compartir el trabajo con un reconocimiento de la autoría del trabajo y la publicación inicial en esta revista. Los autores pueden establecer por separado acuerdos adicionales para la distribución no exclusiva de la versión de la obra publicada en la revista (por ejemplo, situarlo en un repositorio institucional o publicarlo en un libro), con un reconocimiento de su publicación inicial en esta revista. Se permite y se anima a los autores a difundir sus trabajos electrónicamente (por ejemplo, en repositorios institucionales o en su propio sitio web) antes y durante el proceso de envío, ya que puede dar lugar a intercambios productivos, así como a una citación más temprana y mayor de los trabajos publicados.Cómo citar
Evaluación en hardware de los algoritmos split-radix para la implementación de la IFFT. (2018). MASKAY, 8(1), 20-26. https://doi.org/10.24133/maskay.v8i1.564
Referencias
[1] Universidad Nacional del Sur, “Métodos rápidos para el cálculo de la TDF”, Argentina: Departamento de Ingeniería Eléctrica y de Computadoras, 2011. [Online]. Available: http://www.ingelec.uns.edu.ar/pds2803/Materiales/Cap12/12-Cap12.pdf [Accessed: 24- Feb- 2016].
[2] P. Rossi Sancho, “Análisis De Las Arquitecturas De La Transformada Rápida De Fourier”, Sevilla: Universidad de Sevilla, 2016, pp. 6-19. [Online]. Available: http://bibing.us.es/proyectos/abreproy/11014/fichero/Volumen+1%252F2.-+Calculo+eficiente+de+la+transformada+de+Fourier.pdf [Accessed: 24- Feb- 2016].
[3] Freescale Semiconductor, “Software Optimization of FFTs and IFFTs Using the SC3850 core”, 2010. [Online]. Available: http://cache.freescale.com/files/dsp/doc/app_note/AN3666.pdf [Accessed: 24- Feb- 2016].
[4] P. Duhamel, H. Hollman, “Split-radix FFT algorithm”, Electronic Letters, vol. 20, no. 1, 1984, pp. 14 – 16.
[5] P. Duhamel, H. Hollman, “Implementation of Split-radix FFT algorithms for Complex, Real and Real symmetric data”, IEEE Transactions on Acoustics, Speech, and Digital Signal Processing, vol. ASSP-34, no. 2, 1986, pp. 285 – 295.
[6] E. İnceöz, E. Çavuş, “FPGA Implementation of Variable-Length Split-Radix FFT Algorithm”, International Journal of Engineering Science and Computing, vol. 7, no. 7, 2017, pp. 13977-13980.
[7] A. Das, A. Mankar, N. Prasad, K. K. Mahapatra, A. S. Swain, “Efficient VLSI architectures of split radix FFT using NEDA,” International Journal of Engineering Science and Computing, vol. 3, no. 1, pp. 264 271, Mar. 2013.
[8] Zhuo Qian et al., “Low-Power Split-Radix FFT Processors Using Radix-2 Butterfly Units,” IEEE Transactions on Very Large-Scale Integration (VLSI) Systems, vol 24, no. 9, pp. 3008-3012, Sep. 2016.
[9] S. Hassan et al, “Implementation of Pipelined FFT Processor on FPGA Microchip Proposed for Mechanical Applications”, Journal of Mechanical Engineering, Vol SI 2, p. 145-156, Jan. 2017.
[10] C. Bran, "Sistemas Embebidos: Diseño de Maquinas de Estado Finito con VHDL", 2015. [Online]. Available: http://systemonfpga.blogspot.com/2015/04/diseno-de-maquinas-de-estado-finito-con.html. [Accessed: 24- Feb- 2016].
[11] P. Correa, “Implementación en una FPGA de la Transformada Inversa de Fourier para la Transmisión de la Señal OFDM del Sistema de Televisión Digital Terrrestre ISDBTb”, Proyecto fin de carrera, EPN, 2016.
[12] B. Belzuzarri, “Herramienta En Punto Fijo”, 2013. [Online]. Available: http://bibing.us.es/proyectos/abreproy/11177/fichero/Capitulo_1.pdf [Accessed: 24- Feb- 2016].
[2] P. Rossi Sancho, “Análisis De Las Arquitecturas De La Transformada Rápida De Fourier”, Sevilla: Universidad de Sevilla, 2016, pp. 6-19. [Online]. Available: http://bibing.us.es/proyectos/abreproy/11014/fichero/Volumen+1%252F2.-+Calculo+eficiente+de+la+transformada+de+Fourier.pdf [Accessed: 24- Feb- 2016].
[3] Freescale Semiconductor, “Software Optimization of FFTs and IFFTs Using the SC3850 core”, 2010. [Online]. Available: http://cache.freescale.com/files/dsp/doc/app_note/AN3666.pdf [Accessed: 24- Feb- 2016].
[4] P. Duhamel, H. Hollman, “Split-radix FFT algorithm”, Electronic Letters, vol. 20, no. 1, 1984, pp. 14 – 16.
[5] P. Duhamel, H. Hollman, “Implementation of Split-radix FFT algorithms for Complex, Real and Real symmetric data”, IEEE Transactions on Acoustics, Speech, and Digital Signal Processing, vol. ASSP-34, no. 2, 1986, pp. 285 – 295.
[6] E. İnceöz, E. Çavuş, “FPGA Implementation of Variable-Length Split-Radix FFT Algorithm”, International Journal of Engineering Science and Computing, vol. 7, no. 7, 2017, pp. 13977-13980.
[7] A. Das, A. Mankar, N. Prasad, K. K. Mahapatra, A. S. Swain, “Efficient VLSI architectures of split radix FFT using NEDA,” International Journal of Engineering Science and Computing, vol. 3, no. 1, pp. 264 271, Mar. 2013.
[8] Zhuo Qian et al., “Low-Power Split-Radix FFT Processors Using Radix-2 Butterfly Units,” IEEE Transactions on Very Large-Scale Integration (VLSI) Systems, vol 24, no. 9, pp. 3008-3012, Sep. 2016.
[9] S. Hassan et al, “Implementation of Pipelined FFT Processor on FPGA Microchip Proposed for Mechanical Applications”, Journal of Mechanical Engineering, Vol SI 2, p. 145-156, Jan. 2017.
[10] C. Bran, "Sistemas Embebidos: Diseño de Maquinas de Estado Finito con VHDL", 2015. [Online]. Available: http://systemonfpga.blogspot.com/2015/04/diseno-de-maquinas-de-estado-finito-con.html. [Accessed: 24- Feb- 2016].
[11] P. Correa, “Implementación en una FPGA de la Transformada Inversa de Fourier para la Transmisión de la Señal OFDM del Sistema de Televisión Digital Terrrestre ISDBTb”, Proyecto fin de carrera, EPN, 2016.
[12] B. Belzuzarri, “Herramienta En Punto Fijo”, 2013. [Online]. Available: http://bibing.us.es/proyectos/abreproy/11177/fichero/Capitulo_1.pdf [Accessed: 24- Feb- 2016].